虽然掺杂的区域和PN结形成电路中的电子有源元件的核心,但是需要各种其他的半导体、绝缘介质和导电层才能形成器件,并促使这些器件集成成为电路。有几种技术可以将这些层加到晶员的表面。重要一些是化学气相淀积(CVD)、物理气相淀积(PVD)、电镀、旋转涂敷和蒸发。本章将描述最常用的CVD技术和淀积在晶表面的半导体材料。PVD、电镀、旋转涂敷和蒸发工艺将在第13章描述。

 

本章主要介绍:1.CVD反应室的组成。2.化学气相淀积的原理。3.由CVD技术淀积的导体、半导体和绝缘材料。4.常压CVD、LPCVD热壁系统和冷壁系统的区别。5.外延层和多晶硅层之间的区别

 

12.1 简介

光刻掩膜技术的进步已经促进了甚大规模(ULSI)集成电路的制造。随着电路尺寸的不断缩小,也开始通过增加浞积层数的方法,在垂直方向上进行拓展。在20世纪年代,双极型器件已经采用了化学气相淀积技术完成的双层结构,即外延层和顶部的二氧化硅钝化层(见下图)。而早期的MOS器件仅有一层钝化层(参见下图)。到20世纪年代,先进的MOS器件具有4层金属内部连接,需要许多淀积层。这些增加的层在器件/电路的结构中起着各种不同的作用。它们包括如下内容:

 

  • 淀积掺杂的硅层,称为外延层(参见本章的相关部分)
  • 金属间的绝缘介质层(IMD)
  • 垂直(沟槽)电容器·金属间互连导电塞
  • 金属导体层
  • 最终的饨化层

 

层的淀积圭要采用两种方法:化学气和淀积(CVD〕和物理气相淀积(PVD)0有关蒸发和溅射的金属化淀积技术后面给予描述。在本章中提到的特殊薄膜的用途将在后面介绍化学气相淀积(CVD)在常压和低压技术中的实际运用。

 

12.1.1薄膜的参数

器件层必须满足一般参数和特殊参数的要求。特殊参数将在相关的个别层中给予注释。在半导体中薄膜需要满足的一般标准包括:

  • 厚度/均匀性
  • 表面平整度/粗糙度
  • 组成/核粒(grain)尺寸
  • 无应力
  • 纯净度
  • 完整性

 

薄膜需要具有均匀的厚度以同时满足电性能和机械性能的要求。淀积的薄膜必须是连续的,并且没有针孔,以阻止杂质的进人和防止层间短路。外延膜的厚度已经从5微米级缩小到亚微米级,由此想到,导体层的厚度成为阻抗来源的因素之一。此外,比较薄的层容易含有较多的针孔和比较弱的槭强度。其中,备受关注的是台阶部位的厚度维护(参见下图)。过薄的台阶部位的厚度可能导致器件中的电子短路和/或者引人并不需要的电荷。该问题在窄而深的孔和沟处显得尤为突出。我们称这种情形为高深宽比模式。深宽比为深度除以宽度(参见下图〕。问题之一是淀积的薄膜在沟槽的边缘变簿;其二是在沟槽的底部变薄。在多层金属的结构中,高深宽比的沟槽的填充是一个主要问题。

 

薄膜表面的平整性如同厚度一样重要。前面已详尽述了台阶和表面的粗糙度对图像形成的影响。淀积的薄膜必须平整、光滑,并且淀积的方法允许形成最小的台阶、裂隙和表面反射。

 

淀积的薄膜必须具有所要求的均匀成分。许多反应是复杂的,且有可能淀积的薄膜含有与所要求的成分不同。化学计量学(Stoichiometry)提供了对化学反应中的反应物和形成物的定量计算的方法。除化学的成分外,核粒(grain)尺寸具有同样的重要性。在淀积过程中,薄膜材料趋向于集或成核。在相同的成分和厚度的薄膜中,核粒尺寸上的变化也会产生电性能及机械性能上的差异,其原因在于流经核粒表面的电流会受到影响。机械特性也随着核粒界面的大小而改变。

无应力是对淀积的薄膜的另一种特性上的要求。淀积时附加额外应力的薄膜将通过裂隙的形成面释放此应力。裂隙的薄膜使薄膜的表面变粗,而且杂质也会渗透到晶内。严重时将导致短路。纯净度,即在薄膜中不含有不需要的化学元素或分子,以保证薄膜执行预定的功能。例如,外延层中含有氧的杂质将改变其电性能。纯度也包括可动离子沾污和微粒之外的其他物质。电容是淀积薄膜的另外一个重要参数(参见前面)。半导体中的金属传导层需要高传导、低电阻和低电容的材料,也称之为低值绝缘介质。传导层之间使用的绝缘介质层需要高电容或高值的绝缘介质。